(1) 日本国特許庁 (JP)

①特許出願公開

⑩公開特許公報(A)

昭59-92483

⑤Int. Cl.³
 ⑥ 11 C 7/00

識別記号

庁内整理番号 6549—5B ❸公開 昭和59年(1984)5月28日

発明の数 1 審査請求 未請求

(全 3 頁)

分半導体記憶装置

②特 願 昭57-201958

②出 願 昭57(1982)11月19日

仰発 明 者 佐野亮一

小平市上水本町1450番地株式会

社日立製作所武蔵工場内

⑪出 願 人 株式会社日立製作所

東京都千代田区丸の内1丁目5

番1号

個代 理 人 弁理士 薄田利幸

明 知 1

発明の名称 半導体記憶装置

特許請求の範囲

1. × n ヒットのデータを随時套込み及び機み出す機能と、内部で形成されたアドレス信号に従って上記× n ビットのデータを順次審込み及び読み出す機能と、上記両機能を外部制御信号に従って通択する制御機能とを具備することを特徴とする半導体配賃装置。

2. 上記内部アドレス信号は、双方向カウンタ回路により形成されるものであることを特徴とする特許譲収の範囲第1項記載の半導体記憶装置。

3. 上配×nビットのデータを保持するメモリアレイ部は、スタティック型メモリセルにより構成されるものであることを特徴とする特許請求の範囲第1又は第2項配製の半導体記憶装置。

発明の詳細な説明

この発明は、半導体配憶装置に関する。 この発明の目的は、新規で提開を拡大した半導 体配憶装置を提供することにある。 この発明の他の目的は、以下の説明及び図画から明らかになるであろう。

以下、この発明を実施例とともに詳細に説明する。

図面には、この発明の一実施例のブロック図が デネれている。

同図において、破線で囲まれた各画路ブロック は、公知の半導体集積回路の製造技術により1個 の半導体基板上において形成される。

メモリアレイM-ARYは、特に制限されないが、スタティック型のフリップフロップ回路がメモリセルとして用いられ、マトリックス状に配置されている。

XデコーダX-DCRは、上記メモリアレイM-ARYのワード線選択を行う。YデコーダY-DCRは、データ線選択を行う。この実施例では、1つのデータ線選択信号により、n組のデータ線が選択されるので、nビットのデータの書込み及び読み出しが行われる。したがって、入出力回路1/Oは、n組のデータ入力回路とデータ出力回

特開昭59-92483(2)

路とにより構成される。

上配 X 及び Y デコーダ X 、 Y - D C R に供給されるアドレス信号 A D は、マルチプレクサ M P X を介して次の 2 種類のアドレス信号 A D 1 、 A D 2 が選択的に供給される。

アドレスパッファADBは、上記メモリアレイ M-ARYの選択動作を随時(ランダム・アクセス)に行うためのものであり、IC外部から供給 されたアドレス信号を受け、上記一方のアドレス 信号AD1を形成する。

カウンタCOUNTは、アップ/ダウンカウンタであり、上記メモリアレイM-ARYの選択動作を順次(シーケンシャル)に行うためのものであり、IC外部から供給されるタイミング倡导すに従ってアドレス歩進動作が行われる。

制御回路 CONTは、IC外部からの動作モード信号に従ってこの半導体記憶装置を上記ランダム・アクセス動作又はシーケンシャル動作を選択的に行わせるための各種制御信号を形成する。

上記動作モード信号のうち、WEはライトイネ

ーブル信号であり、例えばハイレベルなら統み出し動作、ロウレベルなら書込み動作を指示する。 具体的には、入出力阻路!/Oの割御タイミング タrwを形成して、例えば、この信号タrwがハイレベルならデータ出力回路を動作させて選択された メモリセルからの統み出し情報を「C外部に送出し、上記信号タrwがロウレベルならデータ入力回路を動作させて!C外部から供給される書込み情報を選択されたメモリセルに伝える。

CSはチップ選択信号であり、例えばハイレベルならこのICチップが非選択状態に、ロウレベルなら選択状態にされる。具体的には、上記ロウレベルならアドレスパッファADBを動作にするタイミング信号 チェとカウンタ COUNTの入力タイミング信号 チを受付るようにする。

Cは動作切り換え信号であり、例えばハイレベルならランダム・アクセス動作、ロウレベルならシーケンシャル動作を行わせる。このような動作切り換えは、例えば、信号のaxがハイレベルならマルチプレクサMPXをアドレスパッファADB

例として、アドレス倡号 A D I を伝え、信号 ø mx がロウレベルならマルチプレクサ M P X をカウン タCOUNT倒として、アドレス信号 A D 2 を伝 えることにより区別される。

U/Dは、アップ/ダウン動作制御信号であり、 例えばハイレベルならカンウタCOUNTをアッ アカウント動作させ、ロウレベルならカウンタC OUNTをダウンカウント動作させる。

次に、この実施例の半導体配位装置 I Cをランダム・アクセス・メモリとして動作させる場合について説明する。

まず、上記動作モード信号Cは、上記のようにハイレベルにされている。するとマルチプレクサMPXがアドレスパッファADB側の信号をXデコーダ及びYデコーダに伝える。従って公知のランダム・アクセス・メモリ(RAM)と同様CンプトレスパッファADBは、チップ退択信号CSがロウレベルに変化した時に発生するタイミング信号のa同期して外部アドレス信号AD1で取り込んで、内部アドレス信号AD1に加工する。

この内部アドレス信号ADIは、マルチプレクサ MPXを迎して上配Xデコーダ及びYデコーダに 供給され、メモリセルの選択動作が行われる。そ して、ライトイネーブル信号WEがハイレベルな らデーク出力回路が動作するので、上記選択され たメモリセルの保持情報が出力されて読み出しが 行われる。また、ライトイネーブル信号WEがロ ウレベルならデータ入力回路が動作するので、上 記選択されたメモリセルに外部書込みデークが伝 えられて書込みが行われる。

なお、この実施例においては、上記カウンタ C O U N T は、上記チップ選択信号 C S のログレベルの変化により計数動作状態にされているが、タイミング o が入力されないため、実質的には何の動作もしない。

また、この上記の半導体記憶装置 I C をシーケンシャル・メモリとして動作させる場合について 説明する。

上記動作モード信号 C は、上記のようにロウレベルとされる。するとマルチプレクサMPXがカ

特開昭50- 92483 (3)

カンタCOUNTで形成されたアドレス信号AD 2をXデコーダ及びYデコーグに伝える。そして、 チップ選択信号 CSがロウレベルになり、タイミ ング信号φが入力されるとカウンタCOUNTが 計数動作を行い、ライトイネーブル信号WEがロ カレベルなら上記制御信号U/Pがハイレベルと されアップカウント動作を行うので先頭アドレス から頃次に変化するアドレス信号を形成する。し たがって、このアドレス信号AD2に対応したメ モリセルの選択が行われ、上記タイミング信号も と同期して入力される哲込みデータ信号Dが順次 **登込まれる。一方、上記状態においてライトイネ** ープル信号 WE がハイレベルされると上記制御信 **身ひ/PがロウレベルとされカウンタCOUNT** を上記客込み最終アドレスから逆にグウンカウン ト勤作を行わせるので、タイミング信号々に同期 して上記存込んだデータが逆に順次銃み出される。 すなわち、従来のシーケンシャル・メモリと等価 な動作を行わせることができる。

この実施例においては、ランダム・アクセス・

この発明は、前記実施例に限定されない。

メモリアレイは、上記スタティック型のものの 他、ダイナミック型のものを用いるものであって もよい。そして、メモリアレイのアドレス設定動 作を上記のようにランダム・アクセス動作とシー ケンシャル・アクセス動作とを選択的に切り換え

る回路は、獲々の実施形態を採ることができるも のである。

図面の簡単な説明

図面は、この発別の一実稿例を示すブロック図 である。

M-ARY・・メモリアレイ、X-DCR・・
Xデコーダ、Y-DCR・・Yデコーダ、I/O
・・入出力回路、MPX・・マルチプレクサ、A
DB・・アドレスパッファ、COUNT・・カウンタ、CONT・・制御回路

代理人弁理士 韓田 <u>利</u>翁內 阿利耳

